關註半導體行業的人都知道，芯片性能提升的速度已經開始放緩。與此同時，工藝公司討論了他們在減小制造芯片尺寸方面面臨的壹些挑戰。雖然通常與摩爾定律的不斷發展有關，但隨著半導體工藝節點尺寸的減小，影響性能的因素會不斷增加。
就在幾個月前，三星半導體的代工業務宣布了晶體管設計的壹項重大新進展，稱為全能柵極(GAA)，預計將在未來幾年內保持晶體管級半導體的發展。從根本上說，GAA提供了對基本晶體管設計的重新思考和重新架構，其中晶體管內部的矽溝道完全被柵極材料包圍，而不是像三極管壹樣被柵極材料覆蓋。就像FinFET設計壹樣，這種設計可以增加晶體管密度，增加溝道的縮放潛力。
整個科技行業都在期待半導體技術的提高，這將不斷降低半導體的尺寸和功率，提高其性能。GAA與極紫外(EUV)光刻技術壹起被認為是半導體制造領域的下壹個重大技術進步，它為芯片產業從7納米到5納米再到3納米提供了壹條清晰的道路。
從技術上講，由於GAA FET技術降低了電壓，也為半導體代工業務提供了FinFET設計之外的方法。隨著晶體管的不斷縮小，電壓調節被證明是最難克服的挑戰之壹，但GAA采用的新設計方法減少了這壹問題。GAA晶體管的壹個關鍵優勢是，它可以降低由電壓縮放引起的功耗，並提高性能。這些改進的具體時間表可能不會像行業以前那樣快，但至少現在關於它們是否會來的不確定性可能會逐漸改變。對於芯片和設備制造商來說，這些技術進步為半導體制造的未來提供了壹個更清晰的視角，應該會讓他們有信心推進積極的長期產品計劃。
GAA的時機也是科技行業的壹個偶然因素。直到最近，半導體行業的大部分進展都集中在單芯片或單芯片SOC(片上系統)設計上，這是基於以單壹工藝節點尺寸構建的矽芯片。當然，GAA將為這些類型的半導體提供重要的好處。此外，隨著新的“小芯片”SOC設計的勢頭越來越大，這些設計組合了幾個可以在不同工藝節點上構建的更小的芯片組件，這很容易被誤解為晶體管級增強不會帶來多大價值。事實上，有些人可能會認為，隨著單個SOC被分解為更小的部分，對更小的制造工藝節點的需求將會減少。然而，事實更加復雜和微妙。為了使基於芯片組的設計真正成功，業界需要改進壹些芯片組件的技術，並改進封裝和互連，以將這些組件與所有其他芯片組件連接起來。
重要的是要記住，最先進的小芯片組件正變得越來越復雜。這些新設計要求晶體管密度可以通過3毫米GAA制造來提供。例如，特定的AI加速器，以及越來越復雜的CPU、GPU和FPGA架構，都需要他們能夠集中的所有處理能力。因此，盡管我們將繼續看到壹些半導體元件停止在工藝節點的路線圖中，並以更大的工藝尺寸穩定下來，但關鍵元件的連續工藝縮減需求仍在增加。
科技產業對半導體性能改善的依賴變得如此重要，以至於工藝技術的潛在放緩引起了相當大的關註，甚至對整個科技界產生了負面影響。雖然GAA帶來的進步甚至還沒有完全解決行業面臨的挑戰，但它們足以提供行業保持前進所需的發展空間。
據businesskorea報道，OEM咨詢公司IBS在5月15日宣布，三星電子在GAA技術方面領先臺積電壹年，領先英特爾兩到三年。GAA技術是下壹代非存儲半導體制造技術，被視為代工行業的突破。
三星被評價在FinFET工藝上領先於全球最大的代工企業臺積電。FinFET工藝是目前主流的非存儲半導體制造工藝。
這意味著三星在當前和下壹代OEM技術方面領先於競爭對手。
三星於當地時間5月14日在美國聖克拉拉舉行的2019三星OEM論壇上宣布，將於明年完成GAA工藝開發，並於2021年開始量產。